Introdução
A IBM acaba de anunciar um avanço tecnológico que pode redefinir os limites da computação para a próxima década: um chip protótipo com aproximadamente 100 bilhões de transistores em uma área do tamanho de uma unha. Esta conquista representa o dobro da densidade de transistores em comparação com a tecnologia mais avançada da empresa, anunciada em 2021. Para o mercado brasileiro de tecnologia, que depende cada vez mais de infraestrutura computacional robusta para suportar aplicações de inteligência artificial e processamento de dados, este desenvolvimento sinaliza mudanças significativas nos próximos anos.
A revolução da arquitetura nanostack
A nova tecnologia da IBM, denominada nanostack, representa uma mudança fundamental na forma como os chips são construídos. Durante mais de meio século, a indústria de semicondutores seguiu fielmente a Lei de Moore, que prevê a duplicação do número de transistores em um chip a cada dois anos. No entanto, com transistores já medindo apenas algumas dezenas de nanômetros, a física quântica começou a interferir em seu funcionamento, criando um aparente limite intransponível.
A solução encontrada pela IBM é elegantemente simples em conceito, mas extremamente complexa em execução: construir verticalmente. Assim como arquitetos urbanos resolvem a escassez de espaço construindo arranha-céus, os engenheiros da IBM empilharam transistores em duas camadas sobre um chip de silício. Esta abordagem tridimensional permite continuar aumentando a densidade de transistores sem reduzir ainda mais seu tamanho físico.
O que torna a abordagem da IBM única é o posicionamento escalonado dos transistores. Ao invés de empilhar os componentes diretamente uns sobre os outros, eles são dispostos de forma alternada, o que simplifica significativamente as conexões elétricas entre as camadas e melhora o desempenho geral do chip.
Desempenho e eficiência energética sem precedentes
Os números apresentados pela IBM são impressionantes: chips construídos com a arquitetura nanostack podem realizar até 50% mais trabalho no mesmo período de tempo, enquanto consomem até 70% menos energia em comparação com a geração anterior. Para empresas brasileiras que operam data centers ou dependem de processamento intensivo, estas melhorias representam economias substanciais em custos operacionais e pegada de carbono.
Jay Gambetta, diretor de pesquisa da IBM, enfatizou durante o anúncio que esta não é apenas uma evolução incremental, mas sim um salto significativo na tecnologia de semicondutores. A expectativa é que, dentro de uma década, chips com tecnologia nanostack sejam amplamente utilizados em data centers ao redor do mundo, onde sua eficiência energética superior será crucial para gerenciar o crescente consumo de energia dessas instalações.
O processo de fabricação: camadas como um bolo
O processo de fabricação destes chips revolucionários é comparável à montagem de um bolo em camadas. Os engenheiros começam fabricando transistores em uma primeira camada de silício. Em seguida, uma segunda camada de silício é colocada sobre estes dispositivos, e uma nova camada de transistores é fabricada diretamente sobre ela. Por fim, são criadas as conexões elétricas entre as duas camadas de transistores.
Este tipo de empilhamento vertical, que combina dois tipos de transistores, é conhecido tecnicamente como transistor de efeito de campo complementar, ou CFET. A tecnologia utiliza canais formados por três nanofolhas, cada uma com apenas 15 átomos de espessura, espaçadas por nove nanômetros.
Um dos principais desafios técnicos superados pela IBM foi o gerenciamento térmico durante a fabricação. Para construir a segunda camada sem danificar as conexões da primeira, todos os processos devem ocorrer abaixo de 400°C. Embora a empresa mantenha sigilo sobre os métodos específicos utilizados, o fato de terem conseguido realizar este feito em uma linha de produção completa demonstra a viabilidade comercial da tecnologia.
Competição global e posicionamento estratégico
A IBM não está sozinha nesta corrida tecnológica. Gigantes como Intel, Samsung e TSMC, além do laboratório de pesquisa Imec na Bélgica, também estão investigando tecnologias CFET. No entanto, o design escalonado da IBM oferece vantagens únicas em termos de simplificação de fiação e desempenho.
É importante distinguir a abordagem da IBM de outras tecnologias de chips multicamadas já existentes no mercado, como o 3D V-Cache da AMD ou a tecnologia LogicFolding da Huawei. Nessas abordagens alternativas, os transistores são fabricados independentemente em cada camada antes de serem unidos. O método da IBM permite um alinhamento muito mais preciso entre as camadas, crucial quando se trabalha com componentes de escala nanométrica.
Implicações para o mercado brasileiro
Para o ecossistema tecnológico brasileiro, este avanço tem implicações profundas. Empresas que dependem de processamento intensivo para aplicações de inteligência artificial, análise de big data ou computação em nuvem poderão se beneficiar significativamente quando esta tecnologia chegar ao mercado. A promessa de maior desempenho com menor consumo energético é particularmente relevante em um país onde os custos de energia representam uma parcela significativa dos gastos operacionais de data centers.
Além disso, a tecnologia pode acelerar o desenvolvimento de aplicações de IA mais sofisticadas, permitindo que empresas brasileiras compitam em pé de igualdade com players globais. Setores como fintech, agronegócio digital e saúde digital, que já são fortes no Brasil, poderão explorar novas fronteiras de inovação com acesso a poder computacional mais eficiente.
A IBM planeja colaborar com fabricantes de semicondutores para produzir chips baseados nesta arquitetura, incluindo GPUs e CPUs. Huiming Bu, vice-presidente de P&D global de semicondutores da IBM, já antecipa conversas com designers sobre como implementar esta tecnologia em diferentes tipos de chips, o que sugere uma adoção ampla nos próximos anos.
Desafios e perspectivas futuras
Apesar do otimismo, existem desafios práticos a serem superados. A fabricação de chips multicamadas introduz complexidades adicionais em termos de taxa de defeitos. Se qualquer uma das camadas falhar durante a produção, o chip inteiro se torna inutilizável, potencialmente aumentando os custos de fabricação.
Pesquisadores acadêmicos também estão explorando abordagens alternativas. O professor Qing Cao, da Universidade de Illinois, desenvolveu um método para empilhar transistores que opera abaixo de 200°C, utilizando transistores sem junção que eliminam a necessidade de dopagem – tradicionalmente a etapa mais quente na fabricação de transistores. Embora ainda seja apenas uma prova de conceito, sua abordagem pode ser mais facilmente escalável para múltiplas camadas.
Conclusão
O anúncio da IBM marca um momento decisivo na evolução da tecnologia de semicondutores. Ao demonstrar que é possível continuar aumentando a densidade de transistores através da construção vertical, a empresa efetivamente estendeu a vida útil da Lei de Moore por pelo menos mais uma década. Para o mercado brasileiro de tecnologia, isso significa acesso futuro a infraestrutura computacional mais poderosa e eficiente, essencial para manter a competitividade em uma economia cada vez mais digital. Embora ainda existam desafios técnicos e de produção a serem superados, o caminho traçado pela IBM oferece uma visão clara de como a indústria de semicondutores continuará evoluindo nos próximos anos, com benefícios diretos para empresas e consumidores em todo o mundo.
Fonte original: Este artigo foi adaptado e traduzido a partir da matéria publicada em MIT Technology Review, disponível em https://www.technologyreview.com/2026/06/25/1139696/ibm-unveils-sub1nm-chip/.
